(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年7月1日(01.07.2004)

PCT

(10) 国際公開番号 WO 2004/055902 A1

(51) 国際特許分類7:

H01L 29/737

(21) 国際出願番号:

PCT/JP2003/016081

(22) 国際出願日:

2003年12月16日(16.12.2003)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願 2002-364546


> ЛР 2002年12月17日(17.12.2002)

(71) 出願人(米国を除く全ての指定国について): 住友化学 工業株式会社 (SUMITOMO CHEMICAL COMPANY, LIMITED) [JP/JP]; 〒541-8550 大阪府 大阪市 中央区 北浜四丁目5番33号 Osaka (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 井上 聡 (IN-OUE,Akira) [JP/JP]; 〒270-1152 千葉県 我孫子市 寿 1-6-3 1 Chiba (JP). 秦 雅彦 (HATA, Masahiko) [JP/JP]; 〒300-0845 茨城県 土浦市 乙戸南 2-2 0-6 Ibaraki (JP).
- (74) 代理人: 高野 昌俊 (TAKANO, Masatoshi); 〒105-0014 東京都港区 芝3丁目15番14号 吉徳ビル6階 Tokyo (JP).
- (81) 指定国 (国内): AE, AG, AL, AM, AU, AZ, BA, BB, BR, BY, BZ, CA, CN, CO, CR, CU, DM, DZ, EC, GD, GE. GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ,

(54) Title: SEMICONDUCTOR MATERIAL FOR ELECTRONIC DEVICE AND SEMICONDUCTOR ELEMENT USING SAME

(54) 発明の名称: 電子デバイス用半導体材料及びこれを用いた半導体素子



(57) Abstract: An epitaxial substrate having a bipolar transistor structure comprises a collector layer (3), a base layer (4) and an emitter layer (5) on a GaAs substrate (2). The base layer (4) is composed of a lower base layer (41) and an upper base layer (42) having a desired carrier concentration, and a low carrier-concentration layer (43) having a low carrier concentration. The low carrier-concentration layer (43) is formed between the lower base layer (41) and the upper base layer (42), and has a function of ballast. Either of the lower base layer (41) and the upper base layer (42) may be omitted. Electrons pass through the low carrier-concentration layer (43) more easily as the temperature increases, so that the low carrier-concentration layer (43) functions to increase the amplification factor. Consequently, the transistor characteristics can be thermally stabilized.

(57) 要約: GaAs基板(2)の上にコレクタ層(3)、ベース層(4)及びエミッタ層(5)を有するバイポーラトランジスタ構造を備えたエピタキシャル基板において、ベース層(4)を所要のキャリア濃度を有する下部ベース層(41)及び上部ベー

を備えたエピタキシャル基板において、ベース層(4)を所要のキャリア濃度を有する下部ベース層(41)及び上部ベー ス層(42)と、下部ベース層(41)と上部ベース層(42)との間に設けられてパラスト

LC, LK, LR, LS, LT, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, RO, RU, SC, SD, SG, SL, TJ, TM, TN, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

添付公開書類:

一 国際調査報告書

明細書

電子デバイス用半導体材料及びこれを用いた半導体素子

技術分野

本発明は、電子デバイス用半導体材料及びこれを用いた半導体素子に関するも 5 のである。

背景技術

例えば、コレクタ層、ベース層及びエミッタ層を備え、各層間において形成されるpn接合特性を利用する各種の半導体電子デバイスが広く用いられている。このような半導体電子デバイスにあっては、通電によってデバイスが発熱すると、コレクタ電流を所定値に保持しておいても増幅率が低下してしまう、あるいはベースーエミッタ電圧を所定値に保持しておいてもコレクタ電流が増加してしまう等、回路動作に悪影響を及ぼす特性変化が生じる。このような熱的要因に基づいて電気的特性が変化することは半導体の一般的特性であり、従来においては、半導体電子デバイス自身の構造はそのままにして、熱的変化による増幅率やコレクタ電流の変動を外部に回路を付加することにより抑えるようにする構成が一般的である(特開平6-267867号公報)。

しかし、外部に設けられた回路の工夫によって熱的要因に基づく半導体電子デバイスの電気的特性の変化を補償する構成によると、外部回路の規模がその分大きくなり、これを用いた電子装置の小型化を阻害することとなる。また、外部に 付加した回路の工夫により半導体電子デバイスを熱的に安定動作させようとする場合には、広い動作範囲に亘って所望の動作特性を確保することが困難である場合が生じるなど、必ずしも満足のいく結果を得ることができないという問題点も有している。

本発明の目的は、従来技術における上述の問題点を解決することができる電子 25 デバイス用半導体材料及びこれを用いた半導体素子を提供することにある。 本発明の目的は、熱的安定性に優れた電気的特性を有する電子デバイスを製造することができる半導体材料、及びこれを用いた半導体素子を提供することにある。

発明の開示

5 上記課題を解決するため、本発明者等は、種々実験し検討を重ねた結果、バイポーラトランジスタのベース層内にキャリア濃度の低い層を形成すると、電流増幅率の温度依存性を小さく抑えることができることを見いだし、この知見に基づいて本発明をなすに至ったものである。

本発明の特徴は、コレクタ層、ベース層及びエミッタ層を有するバイポーラト 10 ランジスタ構造を備えた電子デバイス用半導体材料において、ベース層が、所要 のキャリア濃度を有する第1の層と、該第1の層のキャリア濃度より低いキャリ ア濃度を有する第2の層とを備えた点にある。第2の層の層厚は1000A以下 であることが好ましい。

本発明の他の特徴は、バイポーラトランジスタ構造を備えた電子デバイス用半 導体材料において、半導体基板上にコレクタ層、ベース層、エミッタ層が形成されており、上記ベース層が、所要のキャリア濃度を有する第1の層と、該第1の層のキャリア濃度より低いキャリア濃度を有する第2の層とを備えた点にある。 半導体基板上に設けられる各層は薄膜層として形成することができる。また、前記半導体基板は、GaAs基板又はInP基板とすることができる。さらに、エ 20 ミッタ層とベース層とを異なる材料を用いて形成し、これらがヘテロ接合されている構成とすることもできる。

上述した半導体材料を用いて各種の半導体素子を作製することにより、電流増幅率の温度依存性が従来に比べて小さい良好な特性の半導体素子が得られる。

図面の簡単な説明

25 第1図は、本発明による半導体材料の一実施例を示す層構造図である。 第2図は、本発明の実施例及び比較例におけるHBT電流増幅率の温度依存性

の測定結果を示すグラフである。

第3図は、第1図に示した構成のエピタキシャル基板を用いて作製されたHB Tの構成を示す図である。

発明を実施するための最良の形態

5 本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。

そして、コレクタ層3の上には、ベース層4が形成されている。ベース層4は、ベース層として働くのに必要な所要のキャリア濃度を有する下部ベース層41・ 15 及び上部ベース層42と、下部ベース層41と上部ベース層42との間に設けられてバラスト作用を奏するキャリア濃度の低い低キャリア濃度層43とから成っている。

本実施例では、下部ベース層 4 1 及び上部ベース層 4 2 (第 1 の層) はそれぞれ p + - G a A s 層として形成され、キャリア濃度はいずれも通常 1 × 1 0 ¹⁸ ~ 20 1 × 1 0 ²⁰ c m ⁻³である。一方、低キャリア濃度層 4 3 (第 2 の層) はドーパント原料を供給せずに G a A s 層を形成して作製され、キャリア濃度は通常 1 × 1 0 ¹⁵ c m ⁻³以下であり、その層厚は 2 0 0 Åとなっている。しかし、低キャリア濃度層 4 3 の層厚は、これに限定されるものではなく、5 0 Å ~ 1 0 0 0 Å の範囲内とすることができる。

25 低キャリア濃度層 4 3 はベースのその他の部分(第1の層)である下部ベース 層 4 1 及び上部ベース層 4 2 よりもキャリア濃度の低い p 型の半導体層として作 成される。 p 型キャリアを持つ半導体では、キャリア濃度が低い方がバンドのエ

ネルギーの高さが低くなる。本発明に於ける温度特性の改善は後述するように、バンドエネルギーが低い層を加えたことにより生じると推測される。したがって、ベース層のその他の部分である下部ベース層41及び上部ベース層42のキャリア濃度が約4×10¹⁸ cm⁻³であることから、低キャリア濃度層43は、下部ベース層41及び上部ベース層42のキャリア濃度よりも1桁低い10¹⁸ cm⁻⁸以下のキャリア濃度であれば、本発明の目的とする効果が得られると考えられる。またこの場合 n 型のキャリアを持つ半導体であってもバンドがベース部分よりも低くなることとなり、p 型の低キャリア濃度層の場合と同様の効果が予測される。

- 10 ベース層4の上には、エミッタ層5が形成されている。エミッタ層5は、キャリア濃度が10¹⁷cm⁻³台程度のn-InGaP層51と、キャリア濃度が10¹⁷cm⁻³台程度のn⁺ -GaAs層52と、キャリア濃度が10¹⁸cm⁻³台程度のn⁺ -GaAs層53とから成っており、第1図に示されるように成層されている。
- GaAs基板2上に上述の如くして設けられたコレクタ層3、ベース層4及びエミッタ層5は、公知の適宜の手段により薄膜層として形成することができる。すなわち、有機金属熱分解法(MOCVD法)による気相成長、分子線エピタキシャル成長法(MBE法)あるいはその他の適宜の気相成長法を各層の薄膜形成のために用いることができるし、これらに代えてイオン打ち込み法により形成することもできる。また、単結晶基板としては、GaAs基板のみならず、InP基板を用いてもよいことは勿論である。

上記説明から判るように、本実施例では、ベース層4の材料とエミッタ層5の 材料とは異なっており、これによりベース層4とエミッタ層5とはヘテロ接合されていて、GaAs基板2上には、コレクタ層3とベース層4とエミッタ層5と を備えたヘテロ接合トランジスタ(HBT)構造が形成されている。

なお、本実施例では、低キャリア濃度層 4 3 をノンドープ G a A s 層 3 2 に接 している下部ベース層 4 1 と n - I n G a P 層 5 1 に接している上部ベース層 4 2 との間に設けた構成としたが、本発明はこの三層積層構造に限定されるもので はない。例えば、上部又は下部ベース層 4 1 、 4 2 のいずれか一方を省くこともできる。

コレクタ層、ベース層及びエミッタ層を有するHBT構造において、ベース層に低キャリア濃度層を設けること、例えば第1図に示したように、ベース層4の構成を、所要のキャリア濃度を有する層である下部ベース層41及び上部ベース層42と、これらの層のキャリア濃度より低いキャリア濃度を有する層である低キャリア濃度層43とを備えるように形成することにより、電流増幅率(β)の温度依存性、すなわち β の温度特性の変化が、低キャリア濃度層43が設けられていない場合に比べ、大幅に改善される。

10 異なるp型キャリア濃度の半導体が接合している場合、キャリア濃度の低い方がバンドのエネルギーの高さが低くなる。したがって、低キャリア濃度層 4 3 はベース層 4 のその他の部分である下部ベース層 4 1 及び上部ベース層 4 2 よりもバンドのエネルギーの高さが低く、電子が滞留し易いと思われる。温度が上昇すると低キャリア濃度層 4 3 に滞留していた電子は熱によるエネルギーを受け、低キャリア濃度層 4 3 から飛出し易くなる。よって低キャリア濃度層 4 3 での電子の滞留が短くなる。

以上から、低キャリア濃度層 4 3 の部分では温度が高いほうが電子が通過し易い。また、HBTでは電子がベース層中を短時間で通過する方が高い増幅率が得られることが一般に知られている。従って、低キャリア濃度層 4 3 は温度が高くなると増幅率を上昇させるような働きを持つ。このように温度が高いほど増幅率を高くしようとする働きをもつ層を挿入することによって、通常HBTで問題となる、温度上昇による増幅率の低下を緩和するバラスト効果をもち、よって、温度特性の改善が達成されると推測される。

したがって、低キャリア濃度層 4 3 の層厚及びキャリア濃度は、低キャリア濃 25 度層 4 3 による上述のバラスト効果が得られる範囲内であれば、これらの値を適 宜に定めることができる。そして、低キャリア濃度層 4 3 のキャリアドーパント は p 型、n 型何れの極性をもつものでもよい。

(実施例1)

20

WO 2004/055902 PCT/JP2003/016081

第1図に示した構成のHBT製造用エピタキシャル基板を次のようにして作成 した。ここでは、低キャリア濃度層43の層厚が200Åとなるように作製した。

MOCVD薄膜作成装置に半絶縁性のGaAs基板2を導入し、AsHaガス 5 及び金属有機化合物を原料としてGaAs基板2の上にn+-GaAs層(キャリア濃度約3×10¹⁸cm⁻⁸)、ノンドープGaAs層からなるコレクタ層3を 形成した。n型のドーパントとしてSiをジシランガスの形で導入しn型のGa Asを形成した。

次に該コレクタ層3の上に、ベース層4を形成した。該ベース層4は3層に分かれ、コレクタ層3のノンドープGaAs層32に接する側から下部ベース層41、ベースバラスト層としての低キャリア濃度層43及び上部ベース層42の順に形成した。下部ベース層41、低キャリア濃度層43及び上部ベース層42はそれぞれ、p+-GaAs層(キャリア濃度約4×10¹⁸cm⁻³)、キャリア濃度の低いGaAs層、p+-GaAs層(キャリア濃度約4×10¹⁸cm⁻³)として形成した。p型のドーパントとしては炭素を用いた。低キャリア濃度層43の膜厚は約200Åとし、本実施例ではキャリア濃度の低いGaAs層を、ドーパントガスの供給をしないことで成長した。

このエピタキシャル基板を用いてのHBTの作製は後述する通りであり、作製

されたHBTの電流増幅率(β)の温度依存性を測定した。その測定結果を第 2 図にグラフとして示した。縦軸は、温度を変えて測定されたHBTの電流増幅率(β)の値を、 2 3° Cのときの電流増幅率(β (2 3° C))で割った値である。

第 3 図は、上述したエピタキシャル基板を用いて作製されたHBTの構造図である。第 3 図に示したHBTの作製は、レジストをマスクとして用いエピタキシャル基板にエッチングを行うことによって、サブコレクタとして働く n^+ - G a A s 層 3 1 及びベースとして働く上部ベース層 4 2 をそれぞれ一部だけ露出させる。露出した n^+ - G a A s 層 3 1 及び上部ベース層 4 2 にそれぞれの層とオー 10 ミックコンタクトを取るコレクタ電極 3 0、ベース電極 4 0を蒸着し、サブエミッタとして働く n^+ - G a A s 層 5 3 にエミッタ電極 5 0を蒸着し、バイポーラトランジスタを形成した。トランジスタ特性の測定はプローバを用いた。

(実施例2)

低キャリア濃度層 4 3 の層厚が 1 0 0 Åであることを除いては実施例 1 の場合 と全く同様にして作製されたエピタキシャル基板を用いてHBTを同様にして作製し、製作されたHBTの電流増幅率の温度依存性を測定した。その測定結果を第 2 図にグラフとして示した。

(比較例)

第1図において、低キャリア濃度層43が設けられていないことを除いては実 20 施例1の場合と全く同様にして作製されたエピタキシャル基板を用いてHBTを 同様にして作製し、製作されたHBTの電流増幅率の温度依存性を測定した。そ の測定結果を第2図にグラフとして示した。

第2図に示したグラフから、低キャリア濃度層43を設けない従来のHBTに 比べ、低キャリア濃度層43を設けたHBTの方が、電流増幅率の最大値βma xの温度安定性が向上していることが判る。また、低キャリア濃度層43の層厚 が200Åと100Åとの場合を比べると、層厚が200Åの場合の方がその温 度安定性がより改善されることが判る。

さらに詳細に説明すると、実施例1、2及び比較例についてのHBTの増幅率

本発明は上述した一実施例に限定されるものではない。すなわち、本発明はH

B T のみに限定して適用されるのではなく、ホモジャンクションバイポーラトランジスタの場合にも、そのベース層の構造を上述の如く、低キャリア濃度層を含むようにすれば、同様にして、温度依存性の小さいトランジスタ特性の素子とすることができる。

本発明によれば、上述の如く、各種のバイポーラトランジスタ構造のベース層 に低キャリア濃度の層を設けることにより、トランジスタ特性の熱的安定性を確保することができるので、温度特性の良好な各種電子デバイスを製作するのに役立つ半導体材料を提供できる。また、この半導体材料を用いてバイポーラトランジスタを製作することにより、動作中の電流による発熱による特性変化を抑制し、温度変化に対して、安定な性能を持つバイポーラトランジスタを得ることがで 25 きる。

産業上の利用可能性


以上のように、本発明による電子デバイス用半導体材料及びこれを用いた半導

体素子は、温度依存性の小さい電気的特性を有する各種電子デバイスを製作するのに役立つ。


請求の範囲

- 1. コレクタ層、ベース層及びエミッタ層を有するバイポーラトランジスタ構造を備えた半導体材料において、前記ベース層が、所要のキャリア濃度を有する第1の層と、該第1の層のキャリア濃度より低いキャリア濃度を有する第2の層とを備えたことを特徴とする半導体材料。
 - 2. 前記第2の層の層厚が1000Å以下である請求の範囲第1項記載の半導体材料。
- 3. バイポーラトランジスタ構造を備えた半導体材料であって、半導体基板上にコレクタ層、ベース層、エミッタ層が形成されており、前記ベース層が、所要 10 のキャリア濃度を有する第1の層と、該第1の層のキャリア濃度より低いキャリア濃度を有する第2の層とを備えたことを特徴とする半導体材料。
 - 4. 前記半導体基板上に設けられる各層が薄膜層として形成されている請求の 範囲第3項記載の半導体材料。
- 5. 前記半導体基板が、GaAs基板又はInP基板である請求の範囲第3項 15 記載の半導体材料。
 - 6. 前記エミッタ層と前記ベース層とが異なる材料を用いて成り、ヘテロ接合されている請求の範囲第4項記載の半導体材料。
 - 7. 請求の範囲第1~6項のいずれかの半導体材料を用いて作製した半導体素子。


第 1 図



第 2 図



第3図



INTERNATIONAL SEARCH REPORT

International application No. PCT/JP03/16081

A. CLASSIFICATION OF SUBJECT MATTER				
Int.Cl ⁷ H01L29/737				
According to International Patent Classification (IPC) or to both national classification and IPC				
B. FIELDS SEARCHED				
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L29/73-H01L29/737				
[
Demonstration of the state of t				
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922–1996 Jitsuyo Shinan Toroku Koho 1996–2004				
Kokai Jitsuyo Shinan Koho 1971–2004 Toroku Jitsuyo Shinan Koho 1994–2004				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)				
{				
}				
C. DOCUMENTS CONSIDERED TO BE RELEVANT				
	<u> </u>			
Category*	Citation of document, with indication, where ap	propriate, of the relevan	nt passages	Relevant to claim No.
Х	JP 62-033461 A (NEC Corp.),			1-7
ļ :	13 February, 1987 (13.02.87),			•
,	Page 4, lower left column, li			
	lower right column, line 18 to page 5, upper left column, line 9; page 5, upper right column, line 17 to lower left column, line 9			
1				
<u> </u>	(Family: none)			
	_		ļ	
Х	JP 60-010775 A (Fujitsu Ltd.),			1-7
,	19 January, 1985 (19.01.85), Page 2, upper left column, lines 14 to 18			
	(Family: none)			
,			ļ	
			1	
[į	•
•				
1				
	on documents on listed in the castle of the Co.		:h. o==	
Further documents are listed in the continuation of Box C. See patent family annex.				
* Special categories of cited documents: "T" later document published after the international filing date or priority date and not in conflict with the application but cited to				
conside	considered to be of particular relevance understand			erlying the invention
"E" earlier date				
"L" docum	nent which may throw doubts on priority claim(s) or which is	step when the do	cument is taken alone	•
cited to establish the publication date of another citation or other special reason (as specified) "Y" document of particular relevance; the claimed invention cannot considered to involve an inventive step when the document is				
"O" docum				
"P" docum	document published prior to the international filing date but later "&" document member of the same patent family			
than the priority date claimed				
Date of the actual completion of the international search 11 March, 2004 (11.03.04) Date of mailing of the international search report 23 March, 2004 (23.03.04)				
1 11 12		25 March	, 2004 (23.	
<u> </u>		 		
	nailing address of the ISA/ anese Patent Office	Authorized officer		
l vapa	mese tarent OTITCE	·		
1		•		

発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' H01L29/737 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl' H01L29/73-H01L29/737 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国実用新案登録公報 1996-2004年 1994-2004年 日本国登録実用新案公報 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 関連する 引用文献の 請求の範囲の番号 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 カテゴリー* 1 - 762-033461 A (日本電気株式会社) X ΙP 1987. 02. 13 第4頁左下欄第4-16行,第4頁右下欄第18行一第5頁左上欄 第9行、第5頁右上欄第17行一同頁左下欄第9行 (ファミリーなし) JP 60-010775 A (富士通株式会社) 1 - 7X 1985. 01. 19 第2頁左上欄第14-18行(ファミリーなし) | パテントファミリーに関する別紙を参照。 C欄の続きにも文献が列挙されている。 の日の後に公表された文献 * 引用文献のカテゴリー 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 もの の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「O」口頭による開示、使用、展示等に言及する文献 「&」同一パテントファミリー文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 国際調査報告の発送日 国際調査を完了した日 23. 3. 2004 11.03.2004 4 L 9361 特許庁審査官(権限のある職員) 国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 棚田 一也 郵便番号100-8915 電話番号 03-3581-1101 内線 3498 東京都千代田区霞が関三丁目4番3号